基于FPGA的1553B总线编码解码器的设计
DOI:
CSTR:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

V243.02

基金项目:


The Design of the Manchester Ⅱ Coders and Decoders for the 1553B Bus Based on FPGA
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    介绍用现场可编程逻辑器件(FPGA)设计实现1553B总线接口板中的曼彻斯特码编解码器.该设计采用VHDL硬件描述语言编程,并用专门的综合工具Synplify对设计进行综合、优化,在Modelsim进行时序仿真,最后在FPGA上实现.

    Abstract:

    This paper discusses the design and realization of the manchester II coders and decoders for the 1553B bus interface card based on FPGA,The design is described by VHDL language and be fitted to the FPGA chips after logic synthesizing based on Synplify and timing simulation based on Modelsim.

    参考文献
    相似文献
    引证文献
引用本文

李志刚,盖宇.基于FPGA的1553B总线编码解码器的设计[J].计测技术,2006,26(4):45~48:
[doi].

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:2006-01-09
  • 最后修改日期:2006-05-22
  • 录用日期:
  • 在线发布日期:
  • 出版日期:
文章二维码