

doi: 10.11823/j.issn.1674-5795.2019.03.07

基于 Zynq 的实时视频图像角点检测系统

李明, 武腾飞, 赵春播, 韩继博

(航空工业北京长城计量测试技术研究所 计量与校准技术重点实验室, 北京 100095)

摘要: 针对机器视觉测量应用中, 待测关键点的自动识别与定位中的角点信息提取问题, 以 ZYNQ 系列可扩展平台内部 ARM + FPGA 的异构架构为基础, 采用软硬件协同设计方法, 搭建了一套可进行实时视频图像角点检测的系统。利用 Vivado HLS 工具, 将角点检测算法封装成可以部署到 PL 端的 IP 核, 极大地缩短了开发周期; 对系统中各个模块进行了合理的任务分配, 使得系统拥有 ARM 的灵活性以及 FPGA 的并行处理能力, 展现了并行异构架构的优势。该系统中图像算法 IP 核可以进行灵活的算法替换和更新, 为基于机器视觉检测的小型化应用提供了重要参考。

关键词: ZYNQ; 视频图像; FAST; 角点检测

中图分类号: TB92

文献标识码: A

文章编号: 1674-5795(2019)03-0041-05

Real-time Video Image Corner Detection System Based on the ZYNQ

LI Ming, WU Tengfei, ZHAO Chunbo, HAN Jibo

(Changcheng Institute of Metrology & Measurement, Beijing 100095, China)

Abstract: Aiming at the problem of corner information extraction in automatic recognition and location of key points to be measured in machine vision measurement applications, a real-time video image corner detection system is built based on the heterogeneous architecture of ARM + FPGA in ZYNQ series expandable platform, using hardware and software co-design method. Using Vivado HLS tools, the corner detection algorithm is encapsulated into an IP core that can be deployed to the PL end, which greatly shortens the development cycle. Reasonable task allocation is made for each module of the system, which makes the system have the flexibility of ARM and the parallel processing ability of FPGA, and shows the advantages of parallel heterogeneous architecture. The IP core of image algorithm in the system can be replaced and updated flexibly, which provides an important reference for miniaturized application based on machine vision detection.

Key words: ZYNQ; video-image; FAST; corner detection

0 引言

近年来, 应用机器视觉的测量工作越来越多, 特别是在近景摄影测量和双目视觉三维测量等方面。应用机器视觉的测量方法不仅拓展了测量方式的多样性, 而且能够克服传统测量工具存在的工作效率低、准确度低等问题, 因此备受关注。随着嵌入式微处理器被越来越多地应用于图像处理领域, 使小型化的机器视觉测量系统应用更加广泛。在嵌入式机器视觉测量系统中, 实现高质量的角点信息提取对测量中关键点的自动识别和定位至关重要, 因此需要寻找一款符合实时性处理需求的芯片。常用的嵌入式图像处理芯片主要包括 ARM, DSP 和 FPGA, 结合处理视频图像的扫描顺序特点(一般为从左上角像素到右下角像素), 对这三种处理器性能进行综合分析^[1-2], 证明 FPGA 可以更加有效地在无需消耗大量存储器件的条件下构建高

效的数据存储架构, 且 FPGA 的时钟处理频率可以很好地满足常见视频数据对处理速率的要求, 故 FPGA 成为了最合适的嵌入式处理平台^[3]。

在对实时视频图像进行处理的过程中, 由于对视频时序要求较为严格, 基于单个 FPGA 实现十分困难。为提高基于 FPGA 的图像处理系统的灵活性并缩短开发周期, 本文采用 ZYNQ7020 型芯片, 在通过摄像头采集视频图像的同时, 对视频中的图像进行角点检测, 为基于机器视觉的图像匹配、目标识别和目标跟踪等提供一种可行化解决方案。

1 系统总体架构

ZYNQ7020 型芯片是由 Xilinx 公司在 Artix-7 可编程逻辑器件的基础上, 通过片内高速数据交互总线, 联合两个 ARM Cortex™-A9 处理器组合而成的高性能芯片。ZYNQ7020 型芯片可分为处理器系统部分(Pro-

cessor System, PS) 和可编程逻辑部分 (Programmable Logic, PL), 是一款全可编程器件, 可以采用软硬件协同设计的方法实现对全系统的设计, 具有非常高的效率、很好的灵活性和较强的可扩展性^[4]。

基于 ZYNQ7020 芯片的视频图像角点检测系统硬件总体架构如图 1 所示。该系统可分为图像采集与存储、图像处理和显示两大模块, 其中灵活的图像处理 IP 核是该系统的核心。




图 1 系统总体架构

1.1 图像采集与存储模块

采用 OmniVision 的 OV5640 CMOS 数字图像传感器作为摄像机, 其最高输出像素可达 500 W^[5]。OV5640 由 PS 端进行初始化控制; 在 PL 端通过自定义 OV5640 控制器, 将采集到的 RGB565 转换成 AX4-Stream 格式, 数据流过自定义帧缓存 IP 核进行缓存, 通过 AXI-HP 接口将图像数据存储到内部存储器 DDR 中, 完成图像采集和存储工作。

1.2 图像处理和显示模块

通过使用 Xilinx 提供的 Vivado HLS 综合工具实现图像处理, 将高级语言角点检测算法综合成可以运行于 FPGA 中的硬件逻辑 IP 核, 在 PL 端实现对算法的硬件加速。图像显示中, 使用 SIL9134 作为 HDMI 的编码芯片, 此模块基于帧缓存 IP 核从内部存储器 DDR 中读取数据, 在 PS 端通过 I²C 协议对 HDMI 显示模块进行初始化, 在 PL 端使用 Vivado 内置的 AXI4-Stream to Video Out, GPIO 和时钟控制器 IP 核等, 构建 HDMI 硬件控制单元, 将处理后的视频流数据输出到 HDMI 端口, 之后输入到外接显示器, 实时显示处理后的视频^[6]。

2 角点检测算法原理与 IP 核的实现

角点 (corners) 一般被认为是图像中亮度变化剧烈的点或图像边缘曲线上曲率极大值的点, 对图像进行角点检测在视觉追踪和三维重建等方面已经得到了广泛应用。定义角点概念的意义在于从图像中选取某些特征点并对图像进行局部分析 (即提取局部特征), 而非观察整幅图像 (即提取全局特征), 通过这种方式获取图像中有价值的信息, 减少冗余信息, 为基于图像的运动分析和从立体图像对中恢复深度信息奠定基础。

目前, 常见的角点检测算法主要有 Harris, SIFT, FAST, SURF, SUSAN 等^[7]。在众多角点检测算法中, 检测效果和算法复杂度一般成正比, 相比于其他特征点提取方法, FAST 角点检测算法更好地平衡了检测效果和算法复杂度。考虑到 ZYNQ 平台的运行性能和时延限制, 本文选用 FAST 角点检测算法对视频图像进行角点检测。

2.1 FAST 角点检测算法原理

角点检测方法 (Fast From Accelerated Segment Test, FAST) 由 Rosten 和 Drummond 于 2006 年提出, 并于 2010 年进行了完善。FAST 角点检测的基本原理是以待检像素 P 为圆心, 建立半径为 3 的 Bresenham 圆 (使其圆周长为 16 个像素), 如图 2 所示。沿顺时针方向对该圆圆周上的像素点进行连续编号, 若在此圆周上有 N (一般 N 选为 12, 正好为圆像素数量的四分之三) 个连续像素的灰度值都比圆心像素的灰度值 I_p 加上阈值 t 还要大, 或者比圆心像素的灰度值减去阈值还要小, 则圆心像素被确定为角点^[8]。根据 FAST 算法的基本原理, 若定义集合 S 是由圆周上 N 个连续的像素 x 组成, 若该预测点为角点, 则该集合的任意像素 x 都应满足式 (1) 或式 (2)。

$$I_x > I_p + t \quad (1)$$

$$I_x < I_p - t \quad (2)$$




图 2 FAST 角点检测中的圆心及其 16 个像素的圆周

在一幅待检测图像中,非角点往往占多数,因此首先进行非角点剔除操作能够提高检测速度。当 $N = 12$ 时,根据 Bresenham 圆周上的像素分布,编号为 1, 5, 9, 13 的这 4 个圆周像素点中至少有 3 个像素点满足角点条件时,圆心像素点才有可能为角点。因此首先检查编号 1 和 9 像素点,如果 I_1 和 I_9 在 $[I_p - t, I_p + t]$ 之间,则圆心肯定不是角点;之后再对编号 5 和 13 像素点进行检查。如果这 4 个像素中至少有 3 个像素满足灰度值高于 $I_p - t$ 或低于 $I_p + t$,则圆心像素有可能是角点,将符合该检查条件的像素点作为准角点^[9]。

为了增强 FAST 角点算法的鲁棒性,采用迭代的方法对准角点圆周上的全部像素进行角点检测,并进行非极大值抑制^[8]。迭代过程为:每次迭代中,对连续的 8 个圆周像素值与圆心像素值进行比较,取绝对差值中的最小值,并将其与此 8 个连续像素两端相邻的两个圆周像素与圆心像素之间的绝对差值(d_0 和 d_9)进行比较,则这次迭代所得到角点响应值 v_i 为

$$v_i = \max\{t, \min(d, d_0), \min(d, d_9)\} \quad (3)$$

对整个圆周像素进行 16 次迭代,则最终的角点响应值 V 为

$$V = \max_{i=16} v_i \quad (4)$$

得到角点响应值 V 得到后,在 3×3 的领域内采用非极大值抑制法进行比较,只保留那些比其 8 邻域都大的像素作为最终的角点,相应的非角点的响应值定义为 0,对一幅图像中每个像素点都进行这样的检测,最终得到角点输出。

2.2 基于 HLS 的 FAST 角点检测 IP 核实现

Vivado HLS 是 Xilinx 公司推出的高层次综合工具,该工具突破了传统 FPGA 设计方法的局限性。传统 FPGA 的设计都是基于硬件描述语言(Hardware Description Language, HDL)的 RTL 级描述,而 HLS 可以直接实现使用 C, C++ 以及 System C 语言对 Xilinx 可编程器件进行编程,无需手动创建 RTL,提高了 IP 核的创建效率^[10]。

本文在 Vivado HLS 工具中,基于 Xilinx 官方提供的 HLS 视频库^[11],利用 C++ 语言,实现了 FAST 角点检测算法,具体 IP 核的设计流程为:①对存储在 DDR 中的数据进行读取,在 HLS 中创建子函数,将内存数据转换成 Mat 类型图像数据;②对转换后的 Mat 图像数据格式进行处理,由 RGB 格式转化为 Gray 类型;③对 Gray 类型数据运行 FAST 算法,得到角点检测后的图片;④对角点检测后的图片进行膨胀处理,消除噪声干扰;⑤将处理完成后得到的角点信息通过子函数

写回 DDR 中。如图 3 所示。




图3 FAST角点检测IP核工作流程图

3 配置硬件环境

Vivado 是 Xilinx 推出的新一代集成开发环境,其代表了未来 Xilinx FPGA 开发环境的变化趋势。Vivado 工具中以图形化、模块化进行硬件环境配置的方式,在 ZYNQ 的开发中显得尤为高效便捷^[10]。

本文以系统总体架构为依据,将基于 HLS 生成的 IP 核导入到 Vivado 中,在 Vivado 工具中以块连接形式的开发流程为:①建立 Vivado 工程,指定相应的 Target Device(xc7z020clg484-2);②创建 Block Design 文件,导入“ZYNQ7 Processing System”IP 核,完成 PS 外设、时钟、DDR 等配置;③在 PS 配置完成的基础上,导入角点检测 IP 核及 Xilinx 自带 IP 核完成 PL 端的硬件环境配置,并根据实物将对应的 IP 核管脚配置写入 xdc 文件;④将所创建的硬件环境综合生成 bit 文件,进一步导入到 Vivado SDK 工具中,进行软件程序开发。

4 软件系统设计

本文基于 Vivado SDK 工具进行软件系统的开发,该工具是可以根据定制的嵌入式硬件进行设计,自动配置一些重要参数,比如本文中基于 HLS 创建的实现角点检测的 IP 核,当导入含有此 IP 核的定制嵌入式硬件时,SDK 就会自动提供初始化此 IP 核的头文件等应用信息。基于 Xilinx SDK 工具进行软件开发,能有效缩短开发周期,在评测、分析和优化等方面具有无可比拟的优势^[4]。

4.1 OV5640 摄像头初始化

OV5640 摄像头的初始化是由 ZYNQ 中的 PS 使用 OmniVision 公司开发的串行摄像头控制总线(Serial Camera Control Bus, SCCB)协议,对该传感器模组的寄存器进行读/写操作,实现对摄像头工作模式的控制。在本文中 PS 端通过 SCCB 协议将 OV5640 格式控

制寄存器 (0x4300), 修改为 0x60, 让摄像头输出 RGB565 格式的时序信号^[5]。在输出图片大小和帧率的

设置上, OV5640 具有多种选择模式。OV5640 相机图像大小设置示意图如图 4 所示。




图 4 OV5640 相机图像大小设置示意图

在实际设计中, 受限开发板性能, 相机图像采集分辨率和帧率存在一定的耦合关系, 实验中发现, 若摄像头获取图像品质过高, 算法处理时间增加, 显示时会出现卡顿掉帧等现象。综合考虑, 为实现清晰不卡顿的图像显示, 将 OV5640 的 pre-scaling size 模组相关寄存器设置为 720P (1280 × 720) 大小输出, 对 system clock control 模组寄存器设置为 30 fps 速率输出。在软件设计中, 将 OV5640 摄像机的初始化操作封装成初始化函数, 通过对此函数中预置参数的修改实现对摄像机模式的控制。

4.2 HDMI 显示初始化

HDMI (High Definition Multimedia Interface) 是一种数字化视频/音频接口技术, 能高品质地传输未经压缩的高清视频和多声道音频数据^[12]。在软件系统设计中, 将 SiL9134 编码芯片相应寄存器中初始化的值封装到初始化函数中, 通过对初始化函数的调用, 实现 HDMI 工作状控制。

4.3 自定义 IP 核的初始化

基于 HLS 工具生成的自定义 IP 核被应用到硬件环境后, SDK 会自动导入该 IP 的初始化函数, 本系统中多个自定义 IP 核需要进行初始化, 对 IP 核的初始化, 意味着在 PL 端部署相应算法, 形成算法通路。

4.4 生成 SD 卡镜像文件

本系统中使用 SD 卡镜像文件进行固化, 在软件系统工程目录中并行创建 FSBL 应用工程, 将系统相应的 bootloader 文件和 FPGA 配置文件合成 BOOT. bin 文件。

软件系统的程序设计流程图如图 5 所示。




图 5 系统软件程序设计流程图

本系统整体工作流程: 由 OV5640 摄像头采集到像素为 720P 的视频图像, 该视频图像经帧缓存写入 IP 核后, 经过 AXI_HP 接口存储至 DDR; 为保证视频图像角点检测的实时准确性, 系统采用单帧的读取方式进行读取和显示, 当单帧图像经过角点检测算法 IP 核后, 将所得到的角点信息重新写回 DDR 中, 自定义重叠 IP 核将原始图像和存储的角点检测信息叠加, 重叠之后的视频帧经过 HDMI 控制单元进行输出, 进而输出到外接显示器上。

5 系统测试

对整个系统进行软硬件联合测试。将软件设计生成的 BOOT. bin 文件拷入到 SD 卡中, 将 SD 卡放入到 ZYNQ 开发板中, ZYNQ 通过 HDMI 接口连接外部显示

器,相应软件系统运行在 ZYNQ 开发板上,对摄像头采集到的图像进行角点检测。


考虑到角点检测的应用实际性,选取常见的车牌图像和广泛使用的 Lena 图像进行角点检测。测试图片由 ZYNQ 上连接的 OV5640 摄像机获取。通过本文所搭建的系统,针对于上述测试图片,得到 FAST 角点检测的测试结果,分别如图 6 所示和图 7 所示。



(a) 车牌待测图像

(b) 车牌测试结果图像

图 6 车牌角点测试前后对比图



(a) Lena待测图像

(b) Lena测试结果图像

图 7 对 Lena 图进行角点测试前后对比图

在测试效果图中,标记为绿色的点为被检测出的角点,可以看出,系统实时显示画面较为清晰,所构建的 FAST 角点检测 IP 核能够基本检测出所采集视频图像的角点信息。此 FAST 角点检测 IP 核在 PL 端运行,通过在 PS 端添加对角点检测算法的调用中断,得到测试图片单帧检测速率分别为 $6438 \mu\text{s}$ 和 $7384 \mu\text{s}$,可见在对采集到的图像进行处理和显示之后,完全可以匹配摄像头 30 fps 获取图像的速率,实现实时采集和实时显示的同步;将同样的图片在配置为 Intel(R) i5-4200M CPU 下的电脑系统里,实现 FAST 角点检测算法耗时为 0.116535 s,相较传统方法而言,极大地缩短了算法耗时,体现了在 ZYNQ 上利用硬件加速运行图像处理算法的优势。

6 结论

基于 ARM + FPGA 的硬件架构,采用软硬件结合的设计方式,在 ZYNQ 可拓展平台上实现了视频图像的获取、实时角点检测算法处理和结果显示。该系统充分发挥了 PS 端的管理调控能力,以及 PL 端的快

速运算能力,缩减了复杂图像处理算法的耗时,满足了处理视频图像的实时性。在本系统架构的基础上,可以通过对灵活多变的 IP 核进行更新,实现更高复杂度的机器视觉检测应用开发。该系统的硬件架构和实现方法为机器视觉测量小型化提供了解决方案,并为自动化、智能化的高效图像检测识别提供了参考。

参考文献

- [1] 梁海军. 嵌入式图像采集与处理系统实现技术研究[D]. 西安: 西安电子科技大学, 2019.
- [2] 孙科林. 基于多核 DSP 的实时图像处理平台研究[D]. 成都: 电子科技大学, 2019.
- [3] 严辉. 基于 FPGA 的高速图像处理系统的研究[D]. 天津: 天津大学, 2004.
- [4] 何宾. Xilinx all programmable Zynq-7000 嵌入式系统设计与实现[M]. 北京: 电子工业出版社, 2016.
- [5] Omni Vision. OV5640 _ datasheet (version 2.03) [EB/OL]. https://cdn.sparkfun.com/datasheets/Sensors/LightImaging/OV5640_datasheet.pdf.
- [6] Crockett L H, Elliot R, Enderwitz M, et al. The Zynq Book: Embedded Processing with the Arm Cortex-A9 on the Xilinx Zynq-7000 All Programmable SoC[M]. USA: Strathclyde Academic Media, 2014.
- [7] 赵文彬, 张艳宁. 角点检测技术综述[J]. 计算机应用研究, 2006, 23(10): 17-19.
- [8] 赵春江. 基于 OpenCV 源码分析的算法与实现[M]. 北京: 电子工业出版社, 2018.
- [9] 郭晓东. 图像角点检测算法研究[D]. 长沙: 国防科学技术大学, 2007.
- [10] 陆佳华, 江舟, 马岷. 基于 Xilinx ZYNQ 嵌入式系统软件协同设计实战指南[M]. 北京: 机械工业出版社, 2013.
- [11] Vivado Design Suite User Guide High Level Synthesis [Z]. USA: Xilinx Inc, 2013.
- [12] Meder. S119134 _ datasheet [EB/OL]. <https://www.all-datasheet.com/view.jsp?Searchword=S119134>.

收稿日期: 2019-04-29; 修回日期: 2019-06-09

基金项目: 国家技术基础科研项目(JSJL2017205C003)

作者简介

李明(1993-), 男, 硕士研究生, 主要从事基于嵌入式图像处理领域相关研究。

