TP343
介绍了一种存储器自修复电路的仿真设计，其中内建自测试模块中的地址生成器采用LFSR设计，它面积开销相当小，从而大大降低了整个测试电路的硬件开销。而内建自修复模块采用基于一维冗余（冗余行块）结构的修复策略设计。通过16×32比特SRAM自修复电路设计实验验证了此方法的可行性。
王丽.嵌入式存储器自修复电路的设计与仿真[J].计测技术,2010,30(1):14~17:10.11823/hkjcjs.1674-5795.2010.30.1.006..
